

TITLE OF INVENTION

A Computer Device based on Associative Memory

BACKGROUND OF THE INVENTION

Field of the Invention

5 この発明は、連想メモリーに基づくコンピュータ（以下、「連想メモリーベースコンピュータ」と称する）に関し、さらに詳しくは、人間の思考感覚に近い直感的な情報処理を効率良く実施する装置を実現することを可能にする連想メモリーベースコンピュータに関する。

Description of the Background Art

10 従来の情報処理装置（コンピュータ）が得意とする、パターン認識や文脈連想、組み合わせ最適化などの直感的情報処理は、情報処理機械が人間との自然なコミュニケーションを実現するために必要不可欠な技術であり、機械が社会の中で違和感なく利用され溶け込むためのブレークスルーを与えるものと期待されている。直感的情報処理を効率良く実行するために、脳の情報処理様式を参考にした全く新しいアーキテクチャに基づく脳型コンピュータの研究が活発に行われており、実用に耐えうるレベルの脳型コンピュータハードウェアの開発が強く求められている。

15 現在、最も普及しているプログラム駆動型コンピュータは、1970年代初めの半導体集積回路の発明・実用化以来、MPU (Microprocessing unit) やMC
20 U (Microprogram control unit) などのLSI (Large scale integrated circuit) の製造技術の急速な進展に伴って、小型化、高機能化、高速化、低消費電力化、低コスト化、高信頼性化が順調に進み、あらゆる電子機器に組み込まれるに至り、我々の生活に欠かせないものとなっている。ノイマン型コンピュータに代表されるプログラム駆動型の情報処理機械は、データを貯える機能（メモリ一部）とデータを処理加工（演算処理等）する機能（プロセッサー部）とで構成され、処理手続きを明示するプログラムを処理内容に応じ設定することで様々な情報処理を実行することができる。

25 この従来型コンピュータが、半導体集積回路の進展と相まって、これだけ急速に普及した理由としては、その作り易さと高い適応汎用性を上げることができる。

すなわち、作り易さとは、データ処理部とメモリ一部が明確に分離している機能構成であることに加えステップバイステップの時間直列的な処理方式により、データ保持や線形演算などの同期処理表現に有利なバイナリデジタル回路との相性が極めて良く、そのスイッチ回路（しきい値回路）故の設計容易性と大規模回路の動作安定性に起因して、半導体集積回路技術との相乗的な発展を実現することができた。また、適応汎用性とは、基本構造が同一のままその能力に応じて様々な応用に適応できると言うことで、集積回路が出現した初期においてハードウェアの性能が貧弱だった時でさえ、処理速度や装置サイズがそれなりのものに対応した実用的な利用が可能であった。従来型コンピュータはその出現以来今日まで、その基本的構造を変えず、装置サイズ、処理速度、消費電力などの量的改善と、部分的な機構改良だけで、その用途を急速に拡大してきたことが則ち、適用汎用性の高さを示している。

しかしながら、その高い汎用性によっても効率的に表現できない情報処理分野が残されている。それはパターン認識、文脈連想、組み合わせ最適化などの我々人間が無意識に行っている、いわゆる直感的情報処理である。従来型コンピュータにとって、このような直感的情報処理を効率良く実用に耐え得るレベルで表現することは、極めて困難である。それは従来型コンピュータアーキテクチャにおける原理的特徴として、プログラムで処理手続きを明示する必要があることと、大量の演算・非線形処理を高速に実行するのに非効率であることに起因している。我々人間に於て無意識のうちにに行っている直感的処理をアルゴリズムとして明示的にプログラム記述することは、元来、極めて困難であるし、また、直感的情報処理を担う手段としてニューラルネットワークモデルをプログラミングしてシミュレートする方法をとった場合では、その要求される膨大な演算量によって、それを実用的な時間内に処理することは、従来の直列的逐次処理アーキテクチャでは到底困難である。

今後の I T (Information technology) 普及率の向上を実現するための鍵となるのが、より多くの人が電子機器をより快適に使える技術であり、ヒトと機械との自然なコミュニケーション機能の実現である。パターン認識、文脈連想、組み合わせ最適化などの直感的情報処理は、情報処理機械が人間との自然なコミュニ

5

ケーションを実現するために必要不可欠な技術であり、機械が社会の中で違和感なく利用され溶け込むためのブレークスルーを与えるものと期待されている。直感的情報処理を効率良く実行するために、脳の情報処理様式を参考にした全く新しいアーキテクチャに基づく脳型コンピュータの研究が活発に行われており、実用に耐えうるレベルの脳型コンピュータハードウェアの開発が強く求められている

10

直感的情報処理を担う新型コンピュータの実用化に対する期待が高まっている中で、そのハードウェア化に関する研究開発は、今まで、各種のニューラルネットワーク L S I をはじめとした連想メモリー、パターン弁別、学習機能などを実現する機能単位レベルの開発・試作に留まっていた。

15

そこで今回、それら機能単位を部品としてとらえ、それらを適切に組み合わせることにより、人間の思考感覚に近い直感的な情報処理を効率良く実施する装置を実現することを可能にする連想メモリーベースコンピュータの、制御シーケンスを含めたコンピュータ（情報処理機械）としての基本アーキテクチャを構築することを考案する。特にここでは、ニューラルネットワーク連想メモリーを機能主体として文脈連想を自発的に実行できる連想メモリーベースコンピュータのハードウェア構成とその制御シーケンスを提案する。

SUMMARY OF THE INVENTION

20

本発明の目的は、人間の思考感覚に近い直感的な情報処理を効率良く実施する連想メモリーベースコンピュータを提供することである。

本発明に従うと、連想メモリーベースコンピュータは、少なくとも 1 個の連想メモリーと、その連想メモリーの入力もしくは出力データを一時的に保持できる複数の連想データメモリーと、複数の連想データメモリーに保持されたデータの一部を入力とする価値判断装置とを備える。

25

また、本発明の連想メモリーベースコンピュータは、連想メモリーが、カオスニューラルネットワークで構成されていることを特徴とするものである。

また、本発明の連想メモリーベースコンピュータは、連想メモリーが、連想メモリーと直接データを取り取りする第 1 の連想データメモリーと、第 1 の連想データメモリーを介して連想メモリーとのデータを取り取りする複数の第 2 の連想

データメモリーとを含むことを特徴とするものである。

また、本発明の連想メモリーベースコンピュータは、連想データを形成するニューロンのしきい値をその発火頻度に従って変調する機能を備えているものである。

5 また、本発明の連想メモリーベースコンピュータは、しきい値の変調が、ニューロンの発火頻度に比例してそのニューロンのしきい値を減少させることによって実行されることを特徴とするものである。

また、本発明の連想メモリーベースコンピュータにおいては、価値判断装置は、
10 第1の連想データメモリーの一部のデータを入力とし、連想メモリーで連想した
出力結果が所望の結果であるか、あるいは目的にあったものであるのかを評価し、
価値判断装置からの出力信号は、第1の連想データメモリーに保持されている連
想データを第2の連想データメモリーへ転送するか否かの制御に用いられること
を特徴としている。

また、本発明の連想メモリーベースコンピュータにおいては、価値判断装置は、
15 の複数の第2の連想データメモリーの一部のデータを入力とし、の複数の第2の
連想データメモリー内に保持されている複数の連想データ間に矛盾が無いかどうか
を評価し、価値判断装置の出力信号は、第2の連想データメモリーに保持され
ている連想データを第1の連想データメモリーへ転送するか否かの制御に用いられ
ることを特徴としている。

また、本発明の連想メモリーベースコンピュータは、感覚器や筋肉など外界と
20 の作用を実現するローニューロンの集まりであるローニューロン群と、コンピュ
ータ内部での情報処理の素となるシンボルニューロンの集まりであるシンボルニ
ューロン群とを含むカオス連想メモリーと、カオス連想メモリーのシンボルニ
ューロン群と直接接続され、シンボルニューロン群のニューロン信号の状態によ
25 て表現されるシンボルパターンを一時的に保持する機能を有している第1の連想
データメモリーと、第1の連想データメモリーに接続され、第1の連想データメ
モリー上のシンボルパターンを必要に応じて複数パターン保持する機能を有して
いる複数の第2の連想データメモリーと、第1の連想データメモリーの一部の信
号を入力とし、第1の連想データメモリー上のパターンが第2の連想データメモ

リ一上に保持する価値があるかどうかを判断する信号を出力する第1の価値判断器と、第2の連想データメモリー内の各データの一部を入力とし、第2の連想データメモリー内に保持された複数のシンボルパターン同士が矛盾していないかを判断する機能を有している第2の価値判断器とを備える。

5 また、本発明の連想メモリーベースコンピュータは、複数のカオス連想メモリーで構成され、各々の連想メモリーは、その役割毎に目や耳などの感覚器からのローパターン信号入力あるいは声帯や手足などの筋肉や分泌器などへのローパターン信号出力がローニューロン群に接続されることにより外界とのインターフェースを実現しており、全てのカオス連想メモリーには各々抽象的な状態を表現するシンボルニューロン群が含まれており、それらには、後述のワーキングメモリー部との間に、全メモリー共通の状態パターン信号が入力される部分と共通シンボルパターンが入出力される部分及び各メモリー毎の固有シンボルパターンが入出力される部分とが備えられており、各連想メモリーは、各種感覚器からのローパターンと共通シンボルパターンに基づき学習により形成される抽象的な固有シンボルパターンを関連付け各メモリー間の相関を含めた複雑な連想を実現するようになっている連想メモリー部と、連想メモリー部からの共通シンボルパターンと全ての固有シンボルパターンと状態パターンを一時的に記憶保持しておく機能と各々のシンボルニューロン毎にその活性値を時間的に積分して、その積分値に従って発火しきい値を変調する機能を有しているシンボルステージと、シンボルステージに保持されたパターン情報をある程度の期間保持できる機能を有している複数のワーキングメモリであって、複数あるワーキングメモリー毎にその保持している情報に対する活性度を示す値を有する機能を持っており、その活性度はある時定数をもって減衰すると同時に後述の制御シーケンスにより条件によっては一定の量増減される仕組みを持っているワーキングメモリと、外部からの目的信号に従つ連想の方向性（抽象化か具象化か）、各入力情報の無効化、各連想出力の無効化、及び各シンボル信号方向性（入力か出力か）などを規定するのに用いられる状態パターン信号を発生して各連想メモリーに共通に与えるための制御シーケンサと、から構成されているワーキングメモリー部と、ワーキングメモリー部のシンボルステージの一部のパターン信号を入力とし、連想メモリー部で連想

した結果が目的にあったものであるのかやその他の価値を評価し、保持されているシンボルパターンを新たにワーキングメモリーへ転送するか否かを判断する機能を有している結果判定ネットワークと、ワーキングメモリーからの一部のパターン信号を入力とし、ワーキングメモリー内に保持されている複数のシンボルパターン間に矛盾が無いかどうかを判断し、その価値評価によって実際に運動を制御したりする動作へと制御シーケンスを開拓する喫掛けを作る機能を有している矛盾判定ネットワークとから構成されており、各々の判定ネットワークは学習によって価値判断能力を高める機能を有した階層型のニューラルネットワークで構成され、それらの出力である価値信号はワーキングメモリ一部内にある制御シーケンサに与えられるようになっている価値判断ネットワーク部と、を備えていることを特徴とするものである。

あるいは、本発明の連想メモリーベースコンピュータは、複数のカオス連想メモリーを含む連想メモリ一部を備える。各カオス連想メモリーは、各々が抽象的な状態を表現するシンボルニューロン群を含むとともに、役割毎に目や耳などの感覚器からのローパターン信号入力あるいは声帯や手足などの筋肉や分泌器などのローパターン信号出力がローニューロン群に接続されることにより外界とのインターフェースを実現し、さらに、各種感覚器からのローパターンと共通シンボルパターンに基づき学習により形成される抽象的な固有シンボルパターンを関連付けることにより各カオス連想メモリー間の相関を含めた複雑な連想を実現する。連想メモリーベースコンピュータは、さらに、ワーキングメモリ部と、価値判断ネットワーク部とを備える。ワーキングメモリ部は、連想メモリ一部からの共通シンボルパターンと全ての固有シンボルパターンと状態パターンとを一時的に記憶保持しておく機能と、各々のシンボルニューロン毎に活性値を時間的に積分した積分値に従って発火しきい値を変調する機能とを有するシンボルステージと、シンボルステージに保持されたパターン情報を一定期間保持できる機能を有している複数のワーキングメモリと、外部からの目的信号に従って連想の方向性、各入力情報の無効化、各連想出力の無効化、及び各シンボル信号方向性などを規定するのに用いられる状態パターン信号を発生して各連想メモリーに共通に与えるための制御シーケンサとを含む。価値判断ネットワーク部は、ワーキングメモ

リ一部のシンボルステージの一部のパターン信号を入力とし、少なくとも連想メモリ一部で連想した結果が目的にあったものであるかどうかを評価することによって保持されているシンボルパターンを新たにワーキングメモリーへ転送するか否かを判断する機能を有する結果判定ネットワークと、ワーキングメモリーからの一部のパターン信号を入力とし、ワーキングメモリー内に保持されている複数のシンボルパターン間に矛盾が無いかどうかを判断し、その価値評価によって実際に運動を制御したりする動作へと制御シーケンスを展開するきっかけを作る機能を有している矛盾判定ネットワークとを含む。シンボルニューロン群の各々は、ワーキングメモリ一部との間に、全メモリー共通の状態パターン信号が入力される部分と共通シンボルパターンが入出力される部分と、各メモリー毎の固有シンボルパターンが入出力される部分とを有する。複数のワーキングメモリは、各ワーキングメモリー毎に保持している情報に対する活性度を示す値を有する機能を有するとともに、活性度が所定の時定数をもって減衰すると同時に、制御シーケンスにより条件によっては一定の量増減する仕組みを有する。結果判定ネットワークおよび矛盾判定ネットワークの各々は、学習によって価値判断能力を高める機能を有した階層型のニューラルネットワークで構成され、結果判定ネットワークおよび矛盾判定ネットワークのそれぞれからの出力である価値信号はワーキングメモリ一部内にある制御シーケンサに与えられる。

また、本発明の連想メモリーベースコンピュータにおいては、連想の方向性は、連想を抽象化するか、あるいは具象化するかを示す。

また、本発明の連想メモリーベースコンピュータにおいては、各シンボル信号方向性は、共通シンボルパターンが各カオス連想メモリに対する入力および出力のいずれであるかを示す。

本発明の連想メモリーベースコンピュータは、従来のコンピュータが不得意とする、パターン認識、文脈連想、組み合わせ最適化などの我々人間が無意識に行っている、いわゆる直感的情報処理を効率的に実行することができ、連想メモリーによる連想処理を情報処理の基本としていることから、より人間に近い連想が実現でき、学習による連想相関の設定も可能である。したがって、本発明による連想メモリーベースコンピューターは、そのシンプルな機能構成と制御フローに

よって、情報処理機械が人間との自然なコミュニケーションを柔軟かつ容易に実現することができる。

この発明の上記および他の目的、特徴、局面および利点は、添付の図面と関連して理解されるこの発明に関する次の詳細な説明から明らかとなるであろう。

5 BRIEF DESCRIPTION OF THE DRAWINGS

図1は、本発明の連想メモリーベースコンピュータの最も基本的な構成例を示す概念図である。

図2は、本発明の連想メモリーベースコンピュータで処理されるパターンの抽象カテゴリ例を示す概念図である。

図3は、本発明の連想メモリーベースコンピュータにおける文脈連想の仕組みを説明する概念図である。

図4は、本発明の連想メモリーベースコンピュータにおける文脈連想の仕組みを説明する概念図である。

図5は、本発明の基本シーケンス例を説明する第1の概念図である。

図6は、本発明の基本シーケンス例を説明する第2の概念図である。

図7は、本発明の基本シーケンス例を説明する第3の概念図である。

図8は、本発明の基本シーケンス例を説明する第4の概念図である。

図9は、本発明の第1の連想データメモリーの構成例を示すブロック図である。

図10は、本発明の第1の連想データメモリーを構成する要素回路例を示すブロック図である。

図11は、本発明の連想メモリー内のニューロン回路の構成例を示す回路図である。

図12は、本発明の実施例に従う連想メモリーベースコンピュータの構成を示す概念図である。

図13は、本発明の連想メモリーベースコンピュータにおける制御シーケンスの実施例を示すフロー図である。

DESCRIPTION OF THE PREFERRED EMBODIMENTS

(基本構成要素)

まず最初に、連想メモリーに基づくコンピュータ（以後、「連想メモリーベー

スコンピュータ」と称する)を構成するのに最低限必要な基本構成要素について説明する。ここでは連想メモリーとしてカオスニューラルネットワークを用いる。カオスニューラルネットワークとそれによるカオス連想に関する基礎的説明については、“高橋文之著、「第7章：カオスとメモリ」、合原一幸編：カオスセミナー、海文堂、1994年4月”(以下、「参考文献1」とも称する)および、“安達雅春著、「カオスと連想記憶」、Computer Today 1999.7 No. 92、サイエンス社、1999年7月”(以下、「参考文献2」とも称する)に開示されている。

図1に本発明の連想メモリーベースコンピュータにおける最も基本的な機能構成例を示す。図1内に示すように、カオスニューラルネットワークで構成されるカオス連想メモリー1には、感覚器や筋肉など、外界との作用4, 5を実現するローニューロンや、コンピュータ内部での情報処理の素となるシンボルニューロンが含まれている。ローニューロンの集まりをここではローニューロン群2と呼び、外界のパターン情報を生のまま(殆ど加工しないで)投影していると言う意味で”ロー：raw”と名付けている。また、シンボルニューロンの集まりはシンボルニューロン群3と呼び、ローニューロン群で表現されるローパターンとの間で連想相関があり、ローパターンに対して抽象化されたパターンを表現するという意味から”シンボル：symbol”と名付けている。

このシンボルニューロン群のニューロン信号の状態(信号パターン)によって、シンボルパターンが表現される。連想メモリーのシンボルニューロン群と直接接続された第1の連想データメモリー7(以後、「シンボルステージ」と称す)には、一時的にシンボルパターンを保持する機能が備わっている。また、このシンボルステージ7に接続された複数の第2の連想データメモリー8(以後、「ワーキングメモリー」と称す)は、シンボルステージ7上のシンボルパターンを必要に応じて複数パターン保持する機能を有している。シンボルステージ7の一部の信号を入力とする価値判断器9は、シンボルステージ7上のパターンをワーキングメモリー8上に保持する価値があるかどうかを判断する信号13を出力する。また、ワーキングメモリー8内の各データの一部を入力とする価値判断器10は、ワーキングメモリー8内に保持された複数のシンボルパターン同士が矛盾してい

ないかを判断する機能を有している。

(動作原理)

次に、連想メモリーベースコンピュータの基本的な動作原理について説明する。

このコンピュータでは連想メモリーのシンボルニューロン群で表現されるシンボ

5 ルパターンを、全ての情報処理における基本要素（素データ）としている。シンボルパターンは、例えば、図2で示すようなシンボルカテゴリで分類することができる。ここでいうシンボルカテゴリとは、異なった認識対象レベル毎にシンボルパターンをグループ分けした集合で、その抽象度によって、この例では8つのカテゴリに分類している。

10 図2内に示す各種の円は各々のシンボルカテゴリに属するシンボルパターンの集合を示しており、抽象度が低い方から、知覚、形態、名詞、形容詞、動詞、副詞、基本文、論と続き、各々のカテゴリ間を結ぶ太線が各パターン集合間の連想相関関係を示している。つまり、太線で結ばれたカテゴリ同士のパターン集合要素間のみで連想の相関があると考える。この例では、知覚、名詞、動詞、基本文、論の各シンボルカテゴリは認識対象を表現するのに用いられ、形態、形容詞、副詞の各シンボルカテゴリは相対的特徴表現に用いられる。

15 例え、基本文のシンボルカテゴリでは複数の対象物で構成される系の構造を認識する表現に用いられ、論のシンボルカテゴリでは基本文で表現される系の構造を汎用化した概念を認識する表現に用いられると解釈することができる。連想メモリーベースコンピュータにおいて、情報として具体的にこれらのシンボルカテゴリを区別する手段としては、シンボルニューロン群の一部に抽象レベルを表現する抽象度表現専用ニューロン群を設け、各々のパターンを学習する時に、各々の具体的な抽象レベルに対応したパターン状態を銘記する方法が考えられる。この抽象度表現専用ニューロン群で表現される抽象レベルパターンによって、連想されたシンボルパターンのカテゴリを識別したり、目的にあった連想結果であるかを判断することが可能となる。また、この抽象度表現専用ニューロン信号は価値判断器9の入力の一部とすることができる。

20 図3と図4を用いて文脈連想を行う原理を説明する。カオス連想メモリーは、前述のような異なった抽象レベルのシンボルパターン同士の連想相関を、予め学

習によって記憶しているものと仮定する。図3には、下位の抽象レベルのシンボルパターン p_a , p_b , p_c から、その上位抽象レベルのシンボルパターンを連想する場合の例を示している。

まず、シンボルパターン p_a を連想の素（パターン初期状態）にして、その上位のシンボルパターンを連想する。その際、カオス連想メモリーの特徴から、パターン p_a に連想相関のある状態集合 P_A に含まれる複数の上位シンボルパターン間をダイナミックに遷移しながら複数のパターンが想起される。次に、シンボルパターン p_b を連想の素にして同様に状態集合 P_B の上位シンボルパターンをカオス連想し、さらに、シンボルパターン p_c を素にして同様に状態集合 P_C の上位シンボルパターンをカオス連想する。これらの連想過程において、各ニューロン毎にその発火頻度を固有の活性値として累積しておけば、つまり発火頻度に比例して発火し易くしておけば、最終的には、状態集合 P_A , P_B , P_C の積集合の要素である状態パターン x が、最も発現し易い状態になることが期待される。つまり、シンボルパターン p_a , p_b , p_c を素に順次連想を進めて行く過程で、次第に、それらの連想積集合の要素が出現し易くなることになり、状態 p_a , p_b , p_c の全てに連想相関がある上位シンボルパターン x が最終的に連想されることになる。

また、図4に示すように、上位抽象レベルから下位の抽象レベルのシンボルパターンを連想する場合にも同様の原理で最終的にはシンボルパターン z が連想される。このように、複数の状態パターンを連想の素にして、その連想相関積集合の要素であるシンボルパターンを選別連想する原理を利用することで、いわゆる文脈連想を実現することが可能となる。ここで、抽象レベルの下位か上位への連想方向については、連想方向を規定するシンボルニューロンを学習によって形成し、連想時にそれに与える信号を境界条件として与えることによって連想方向を制御することができる。

図3、図4で示した原理に基づく文脈連想を実行するための処理手続きについて、模式的に図5～図8を使って、簡単な信号の流れと基本動作を説明する。図5は連想の素となるパターンによって連想が実施される過程の動作を示している。ワーキングメモリーは複数のシンボルパターンを記憶保持できる機能を有してお

り、予め、連想の素となる複数のパターン、例えば p_a , p_b , p_c が保持されているものとする。

まず最初に、ワーキングメモリー 8 内のシンボルパターン p_a がシンボルステージ 7 に転送され一時保持される。そして、連想メモリー 1 に対してシンボルステージ 7 上のシンボルパターン p_a が連想の素となるようにシンボルニューロン群の初期状態パターンとして与えられる。次に連想メモリー 1 は、シンボルニューロン群 3 に与えられた連想の素パターンと、その時に入力されているローパターンを連想の初期境界条件としてカオス連想を開始する。ここで、場合によっては、連想メモリー 1 に対する特定の制御信号により外部からのローパターン情報の一部もしくは全部を故意に遮断することも可能とし、外部からの情報がある程度コントロールできるような仕組みを備えることも可能である。このカオス連想によって、複数のシンボルパターンが連想されるが、図 6 で示すように、シンボルパターンが連想される毎にシンボルステージ 7 内の各ニューロンはその発火頻度を蓄積していく。

シンボルパターン p_a を素にした一通りの連想が終わると、次に、ワーキングメモリー 8 はシンボルパターン p_b をシンボルステージ 7 に転送して、それを素にした連想を実行する。同様に、ワーキングメモリー 8 内の連想の素となるシンボルパターンが順次、連想の素となってカオス連想を行い、全ての素パターンの連想が終わった段階で、最終的に最も安定に出現した連想シンボルパターン x をシンボルステージ 7 上で一時保持する。

次に、図 7 で示すように、価値判断器 9 は、シンボルステージ 7 に保持されたシンボルパターンを評価し、そのパターンが価値あるものと判断された時には、そのシンボルパターンはワーキングメモリー内へ移されることになる。これら図 5～図 7 で示す一連の連想処理が、連想すべくワーキングメモリー 8 内に用意された全ての連想の素パターンに関して実行終了し、また、最終の想起された連想シンボルパターンが十分満足でき目的を達成できたと判断された場合には、図 8 で示す出力動作へと移行する。但し、連想結果が不十分と判断された場合には、再度、図 5～図 7 で示す連想動作へと戻され、新しい条件ないしは新しい素パターンでの連想が再度実行される。

連想結果が十分と判断され図 8 の状態になると、価値判断器 10 は、ワーキングメモリー 8 内に格納された複数のシンボルパターン同士が矛盾していないかを評価し、問題ないと判断された場合には、各々の答えとなるシンボルパターンがシンボルステージ 7 に呼び出され、それは連想メモリー 1 のシンボルニューロン群へと与えられ、それを境界条件として連想メモリー 1 は筋肉や分泌器などへ信号を出力し、外界への作用を実現する。価値判断器 9、10 の各々における価値判断は、コンピュータへ与えられる目的に従って各種パラメータを調整することで、指示した目的に沿った連想処理を実現することができる。

(機能構成例)

ここではまず、前に述べた文脈連想を可能にする為に必要な機能、つまり、連想過程において、各ニューロン毎にその発火頻度に比例して発火し易くする機能を実現する機能構成例について図 9～図 11 を使って説明する。この説明の前に、ニューラルネットワークを実現する電子回路に関する構成例については、“有馬裕著、‘第 3 章：学習機能を搭載したニューラルネットワークの高集積化’、学習機能を搭載した連想記憶アナログニューラルネットワーク LSI に関する研究、東京大学博士論文、1998 年 1 月”（以下、「参考文献 3」とも称する）を参考のこと。

図 9 はシンボルステージ 7 の構成例を示す。シンボルステージ 7 は連想メモリーのシンボルニューロン群で表現されるシンボルパターンを一時保持する機能を備えており、図 10 で例示するような複数のシンボルセル 15 を含む。各シンボルセルは接続された連想メモリーのシンボルニューロンの一つ一つに対応して用意されており、それら全てへの共通の制御信号 16 が与えられている。シンボルセル 15 は図 10 に示すように、対応するシンボルニューロンの状態を保持する状態メモリー 17 と、その状態メモリーの入力をワーキングメモリーの対応する状態信号か連想メモリーの対応する信号かを選択するセレクター 18、対応するシンボルニューロンの活性度を変調するためのしきい値調整用メモリー 19、そして、調整しきい値メモリーの値を変調する修正器 20 を含む。

状態メモリー 17 は、ニューロンの状態が 2 値（発火、非発火）の場合、通常の 1 bit デジタルラッチ回路でよい。また、調整しきい値メモリー 19 として

は、例えば、アナログ電圧をキャパシターで保持し、修正器 20 はチャージポンプ回路等で表現（「参考文献 3」を参照）することができる。

図 1 1 には連想メモリー内のシンボルニューロンの回路構成例が示される。ニューロン回路は、コンパレータ 21、コンパレータの出力信号を遅延させる遅延回路 28、コンパレータの出力信号とシンボルステージ内の対応するシンボルセルから出力される状態信号 6_{out} を選択するセレクター 23、ニューロンの状態信号を出力するためのバッファー 22、ニューロンのしきい値を表現するしきい値電流源 25、しきい値電流とシナプス電流を各々の電圧に変換する 2 つの抵抗器 26、対応するシンボルセルから出力されるしきい値調整信号 6_{Tmd} によってしきい値調整電流を表現するしきい値調整電流源 27、およびカオスニューラルネットワークを表現するのに必要なニューロンの絶対不応期間を実現するために状態信号に遅延して反応しその期間しきい値を実質的に大きくして発火しないようにする絶対不応期間表現用電流源 29 を含む。

コンパレータ 21 はこのニューロンに接続されたシナプスからのシナプス信号を電流として受け、その全てが抵抗器 26 によって電圧に変換されて、しきい値電流と調整しきい値電流による実質的なしきい値電圧とを比較し、シナプスからの信号が実質しきい値を超えた場合に発火信号を出力する。その信号は遅延回路 28 を介して一定の遅延後、絶対不応期間表現用電流源 29 に与えられ、実質的なしきい値が増大して発火状態が解消される。この遅延時間を調整することでニューロンの絶対不応期間を制御でき、カオスニューラルネットワークの連想検索挙動を調整することができる。セレクター 23 は、連想を開始する時、連想の素パターンデータでシンボルパターンを初期状態に固定する時にシンボルセルからの 6_{out} 信号を選択する。このように図 9～11 で示した回路構成例によって、連想過程において、各ニューロン毎にその発火頻度に比例して発火し易くする機能を実現することができる。

次に、より一般的な連想メモリーベースコンピュータの機能構成例について説明する。図 1 2 には、一般的な機能構成例を備える連想メモリーベースコンピュータ 50 が示される。連想メモリーベースコンピュータ 50 は、各々の機能構造上の特徴から 3 つの機能部に別けることができる。すなわち、連想メモリ一部 5

1とワーキングメモリー部52、そして価値判断ネットワーク部53である。

連想メモリー部51は、複数のカオス連想メモリー1で構成され、各々の連想メモリー1は、その役割毎に、目や耳などの感覚器からのローパターン信号入力、あるいは声帯や手足などの筋肉や分泌器などへのローパターン信号出力がローニューロン群に接続されており、これにより外界とのインターフェースを実現している。また、全てのカオス連想メモリー1には各々抽象的な状態を表現するシンボルニューロン群が含まれており、それらには、ワーキングメモリー部52との間に、全メモリー共通の状態パターン信号が入力される部分と共通シンボルパターン6bが入出力される部分および各メモリー毎の固有シンボルパターン6aが入出力される部分とがある。

各連想メモリー1は、各種感覚器からのローパターンと共通シンボルパターンに基づき学習により形成される抽象的な固有シンボルパターンを関連付け各メモリー間の相関を含めた複雑な連想を実現する。各連想メモリー1に共通に与えられる状態パターン信号32は、ワーキングメモリー部52内の制御シーケンサ38から発せられ、本連想メモリベースコンピュータ50の情報処理の方向性を制御する為に導入されている。状態パターン信号32には、連想の方向性（抽象化か具象化）、各入力情報の無効化、各連想出力の無効化、各シンボル信号方向性（入力か出力）などを規定するのに用いられる。

生体脳の場合、脳以外とのインターフェースは、神経束を介して、目や耳などの感覚器や口や手足などを動かす筋肉、そしてホルモンなど体内物質の分泌器などによってなされている。生体の場合、自分自身の脳によって意志（情報処理したい内容あるいは方向性）を発現するので、脳をコントロールするための特別な機能を意識する必要はない。しかし、機械としての脳型コンピュータを工学的に利用するためには、意志に対応する制御可能性を組み込む必要がある。そこで、提案する連想メモリベースコンピュータでは、外部からの目的信号37に従って、情報処理の方向性を制御するための状態パターン信号32を発生する制御シーケンサ38を導入している。制御フローの例は後で述べる。

ワーキングメモリー部52はシンボルステージ7と複数のワーキングメモリー8、そして全ての機能を制御する制御シーケンサ37を含む。シンボルステージ

7は、連想メモリ一部5 1からの共通シンボルパターン6 bと全ての固有シンボルパターン6 a、そして状態パターンを一時的に記憶保持しておく機能（図10に示した状態メモリー1 7に相当）と各々のシンボルニューロン毎にその活性値を時間的に積分する機能（図10に示した調整しきい値メモリー1 9に相当）、およびその積分値に従って発火しきい値を変調する機能（図10に示した修正器2 0に相当）を有している。これらの機能の導入によって文脈連想を可能にしている。ワーキングメモリー8はシンボルステージ7に保持されたパターン情報をある程度の期間保持できる機能を有しており、複数あるワーキングメモリー毎にその保持している情報に対する活性度（有効度）を示す値を有する機能を持っている。その活性度（有効度）はある時定数をもって減衰すると同時に制御シーケンスにより条件によっては一定の量増減される仕組みを持っている。

価値判断ネットワーク部5 3は、ワーキングメモリ一部5 2のシンボルステージ7の一部のパターン信号3 0を入力とする結果判定ネットワーク9と、ワーキングメモリーから的一部のパターン信号3 1を入力とした矛盾判定ネットワーク1 0とを含む。各々の判定ネットワークは学習によって価値判断能力を高める機能を有した、階層型のニューラルネットワークで構成され、それらの出力である価値信号はワーキングメモリ一部内にある制御シーケンサ3 8に与えられる。

この結果判定ネットワーク9では、連想メモリ一部で連想した結果が目的にあったものであるのかやその他の価値を評価し、保持されているシンボルパターンを新たにワーキングメモリー8へ転送するか否かを判断する。また、矛盾判定ネットワーク1 0では、ワーキングメモリー8内に保持されている複数のシンボルパターン間に矛盾が無いかどうかを判断し、その価値評価によって実際に運動を制御したりする動作へと制御シーケンスを展開するきっかけを作る機能も有している。

次に、本構成に基づく連想メモリーベースコンピュータによる文脈連想や自律的連想展開に対する基本的な制御シーケンスについて、その概要を述べる。

（制御シーケンス）

前章で述べた機能構成による連想メモリーベースコンピュータにおいて実行される、自発的文脈連想に関する、基本的な制御シーケンスのフローを図13に示

5

す。まず最初に、コンピュータに対して目的を指示設定しなければならない（ステップS100）。但しここでは、比較的明確な目的の問題設定に関してその制御シーケンスを述べることにする。

目的の設定ではまず、要求する答えのシンボルカテゴリに対応する抽象レベルを明らかにする。次に、現時点で得られているシンボルパターンに関して、そのシンボルカテゴリを調べ、答えのシンボルカテゴリに到達するまでの連想相関パスを明らかにする。必要な連想相関パスを基に各種の制御パターン信号と評価用パラメータの値を設定する（ステップS110）。制御パターン信号には、連想の方向（抽象レベルの上位か下位か）を規定する信号が含まれている。評価用パラメータには、連想されたシンボルパターンがワーキングメモリーに保持する価値があるかを判断するための活性しきい値と経験的価値しきい値などがあり、目的を満足しているかを判定するための抽象レベル一致しきい値や確度しきい値などがある。また、ワーキングメモリー内複数のシンボルパターン間に矛盾が無いかを判定するための矛盾許容しきい値などがある。これらのパラメータ値の設定は予め決められたルールに従い一義的に決定されるが、学習によって、ある程度のルール修正は可能とすることもできる。

与えられた目的に基づく各種パラメータの設定が完了すると、次に、連想の素となるべきシンボルパターンがワーキングメモリー内に格納される（ステップS120）。つまり、コンピュータに与えられた目的に関連して、コンピュータに入力される様々なローパターンに基づき連想されたシンボルパターンなどがワーキングメモリー内に格納される。これら素シンボルパターンは既に格納済みの場合もありうる。

次に、ワーキングメモリー内の素シンボルパターンを選定しシンボルステージに送る（ステップS130）。シンボルステージへ送るパターンは、各々のワーキングメモリー毎に保持しているパターン活性度と各パターンの一部で表現される抽象レベルによって選定される。目標設定時に計画されたシンボルカテゴリであることと最も活性度が高いものから選定される。選ばれたシンボルパターンがシンボルステージへ送られ連想が実行されると、そのシンボルパターンに関する活性度は一定値減らされる。

5

連想の素になるシンボルパターンがシンボルステージにセットされると、発火しているニューロンのみ固定され、連想メモリーに与えられて連想の境界条件となり、その素シンボルパターンと相関のある複数のシンボルが順次連想される。その間に、シンボルステージ内の各ニューロンは各々の発火状態をモニターし活性度として蓄積し、その値を自分自身のしきい値などへ反映させることで各ニューロン毎の発火し易さを変調する（ステップS140）。全ニューロンの活性度は一連の連想の前には一定の値にリセットされる場合もある。

一つの素シンボルパターンでの連想は、全てのパターンが一通り連想されるか、一定の期間が経過したところで終了する。それぞれの連想過程では、必要に応じて状態パターン信号によって、各連想メモリー毎に各々のローニューロン群の入出力を無効にしたり、シンボルニューロン群の入出力方向を制御したりして、連想に必要な境界条件を設定することができる。一つの素シンボルパターンでの連想が終わると、次の連想素となるシンボルパターンを選定し、同様な連想を実行し、全ての素シンボルパターンでの一連の連想が終わるまで、これらの制御シーケンスがくり返される（ステップS150）。

全ての素シンボルパターンでの一連の連想が完了したことを、各ワーキングメモリーの活性度などによって検知した場合には、最終的に想起され、シンボルステージに想起されたシンボルパターンについて価値判断ネットワークにより評価される。ここではまず、想起されたシンボルパターンがワーキングメモリーに格納する価値があるかどうかを判定する（ステップS160）。その価値判断として、パターン内に埋め込まれた経験によって銘記された価値や活性度などの値と、設定されたしきい値との比較により判定される。

ここで、価値が無いと判断された場合には、連想の素となるシンボルパターンのワーキングメモリー内への格納からやり直す。この際、ワーキングメモリー内の活性度の低いシンボルパターンのみが新しい素シンボルパターンと入れ代わる様に制御する場合がある。

ワーキングメモリーに格納する価値があると判定された場合には、ワーキングメモリー内のもっとも活性度の低いシンボルパターンを破棄して、その代わりに、シンボルステージ上のシンボルパターンを格納する（ステップS170）。その

5

際、そのワーキングメモリーの活性度は高い値に設定される。その場合はさらに、このシンボルパターンが目的を満足しているかの判定も行われる（ステップS180）。ここではシンボルパターン内に埋め込まれている抽象レベルが目的の抽象レベルと一致しているかや経験により銘記された確度情報などを基にして判定が行われる。ここで、不十分と判定されると、各種パラメータの設定処理へ戻り、場合によってはパラメータの調整を行う。

10

また、目的を十分に満足していると判定された場合には、ワーキングメモリー内に格納されている複数のシンボルパターン間で矛盾が無いか判定され（ステップS190）、矛盾があれば、各種パラメータ設定に戻り、矛盾が無ければ、ワーキングメモリー内のシンボルパターンに基づき連想メモリーを介しての外界作用シーケンスを実行に移し、コンピュータは答えを出力する（ステップS200）。この判定には、各シンボルパターンに含まれている相関ニューロンの一致程度を用いる。

15

この発明を詳細に説明し示してきたが、これは例示のためのみであって、限定ととてはならず、発明の精神と範囲は、添付の請求の範囲によってのみ限定されることが明らかに理解されるであろう。

What is Claimed is

1. 連想メモリーベースコンピュータであって、

単数あるいは複数の連想メモリーと、前記連想メモリーの入力もしくは出力データを一時的に保持できる複数の連想データメモリーと、前記複数の連想データメモリーに保持されたデータの一部を入力とする価値判断装置とを備える。

2. クレーム1に従属する連想メモリーベースコンピュータであって、前記連想メモリーは、カオスニューラルネットワークで構成されている。

3. クレーム2に従属する連想メモリーベースコンピュータであって、連想データを形成するニューロンのしきい値をその発火頻度に従って変調する機能をさらに備える。

4. クレーム3に従属する連想メモリーベースコンピュータであって、前記変調は、ニューロンの発火頻度に比例して当該ニューロンのしきい値を減少させることによって実行される。

5. クレーム1に従属する連想メモリーベースコンピュータであって、前記連想データメモリーは、前記連想メモリーと直接データをやり取りする第1の連想データメモリーと、前記第1の連想データメモリーを介して前記連想メモリーとのデータをやり取りする複数の第2の連想データメモリーとを含む。

6. クレーム5に従属する連想メモリーベースコンピュータであって、連想データを形成するニューロンのしきい値をその発火頻度に従って変調する機能をさらに備える。

7. クレーム6に従属する連想メモリーベースコンピュータであって、前記変調は、ニューロンの発火頻度に比例して当該ニューロンのしきい値を減少させることによって実行される。

8. クレーム5に従属する連想メモリーベースコンピュータであって、前記価値判断装置は、前記第1の連想データメモリーの一部のデータを入力として、連想メモリーで連想した出力結果が所望の結果であるか、あるいは目的にあったものであるのかを評価し、

前記価値判断装置からの出力信号は、前記第1の連想データメモリーに保持されている連想データを前記複数の第2の連想データメモリーへ転送するか否かの

制御に用いられる。

9. クレーム 5 に従属する連想メモリーベースコンピュータであって、前記価値判断装置は、前記複数の第 2 の連想データメモリーの一部のデータを入力として、前記複数の第 2 の連想データメモリー内に保持されている複数の連想データ間に矛盾が無いかどうかを評価し、

前記価値判断装置からの出力信号は、前記複数の第 2 の連想データメモリーに保持されている連想データを前記第 1 の連想データメモリーへ転送するか否かの制御に用いられる。

10. 連想メモリーベースコンピュータであって、

感覚器や筋肉など外界との作用を実現するローニューロンの集まりであるローニューロン群と、コンピュータ内部での情報処理の素となるシンボルニューロンの集まりであるシンボルニューロン群とを含むカオス連想メモリーと、

前記カオス連想メモリーのシンボルニューロン群と直接接続され、前記シンボルニューロン群のニューロン信号の状態によって表現されるシンボルパターンを一時的に保持する機能を有している第 1 の連想データメモリーと、

前記第 1 の連想データメモリーに接続され、前記第 1 の連想データメモリー上のシンボルパターンを必要に応じて複数パターン保持する機能を有している複数の第 2 の連想データメモリーと、

前記第 1 の連想データメモリーの一部の信号を入力とし、前記第 1 の連想データメモリー上のパターンが前記第 2 の連想データメモリー上に保持する価値があるかどうかを判断する信号を出力する第 1 の価値判断器と、

前記第 2 の連想データメモリー内の各データの一部を入力とし、前記第 2 の連想データメモリー内に保持された複数のシンボルパターン同士が矛盾していないかを判断する機能を有している第 2 の価値判断器とを備える。

11. 連想メモリーベースコンピュータであって、

複数のカオス連想メモリーを含む連想メモリーパーを備え、

各前記カオス連想メモリーは、各々が抽象的な状態を表現するシンボルニューロン群を含むとともに、役割毎に目や耳などの感覚器からのローパターン信号入力あるいは声帯や手足などの筋肉や分泌器などへのローパターン信号出力が前記

ローニューロン群に接続されることにより外界とのインターフェースを実現し、さらに、各種感覚器からのローパターンと共通シンボルパターンに基づき学習により形成される抽象的な固有シンボルパターンを関連付けることにより各カオス連想メモリー間の相関を含めた複雑な連想を実現し、

5 前記連想メモリーベースコンピュータは、さらに、

前記連想メモリ一部からの前記共通シンボルパターンと全ての前記固有シンボルパターンと状態パターンとを一時的に記憶保持しておく機能と、各々のシンボルニューロン毎に活性値を時間的に積分した積分値に従って発火しきい値を変調する機能とを有するシンボルステージと、前記シンボルステージに保持されたパターン情報を一定期間保持できる機能を有している複数のワーキングメモリと、外部からの目的信号に従って連想の方向性、各入力情報の無効化、各連想出力の無効化、及び各シンボル信号方向性などを規定するのに用いられる状態パターン信号を発生して前記各連想メモリーに共通に与えるための制御シーケンサとを含むワーキングメモリ部と、

15 前記ワーキングメモリ一部の前記シンボルステージの一部のパターン信号を入力とし、少なくとも前記連想メモリ一部で連想した結果が目的にあったものであるかどうかを評価することによって保持されているシンボルパターンを新たに前記ワーキングメモリーへ転送するか否かを判断する機能を有する結果判定ネットワークと、前記ワーキングメモリーから的一部のパターン信号を入力とし、前記ワーキングメモリー内に保持されている複数のシンボルパターン間に矛盾が無いかどうかを判断し、その価値評価によって実際の動作へと制御シーケンスを展開するきっかけを作る機能を有している矛盾判定ネットワークとを含む価値判断ネットワーク部とを備え、

25 前記シンボルニューロン群の各々は、前記ワーキングメモリ一部との間に、全メモリー共通の状態パターン信号が入力される部分と共通シンボルパターンが入出力される部分と、各メモリー毎の固有シンボルパターンが入出力される部分とを有し、

前記複数のワーキングメモリは、各前記ワーキングメモリー毎に保持している情報に対する活性度を示す値を有する機能を有するとともに、前記活性度が所定

の時定数をもって減衰すると同時に、前記制御シーケンスにより条件によっては一定の量増減する仕組みを有し、

前記結果判定ネットワークおよび前記矛盾判定ネットワークの各々は、学習によって価値判断能力を高める機能を有した階層型のニューラルネットワークで構成され、前記結果判定ネットワークおよび前記矛盾判定ネットワークのそれぞれからの出力である価値信号は前記ワーキングメモリ一部内にある制御シーケンサに与えられる、連想メモリーベースコンピュータ。

12. クレーム11に従属する連想メモリーベースコンピュータであって、

前記連想の方向性は、前記連想を抽象化するか、あるいは具象化するかを示す。

13. クレーム11に従属する連想メモリーベースコンピュータであって、

各前記シンボル信号方向性は、前記共通シンボルパターンが前記各カオス連想メモリに対する入力および出力のいずれであるかを示す。

ABSTRACT OF DISCLOSURE

連想メモリーベースコンピュータは、単数あるいは複数の連想メモリーと、その連想メモリーの入力もしくは出力データを一時的に保持できる複数の連想データメモリーと、連想データメモリーに保持されたデータの一部を入力とする価値判断装置とを含む。連想メモリーは、カオスニューラルネットワークで構成されている。また、連想データメモリーは、連想メモリーと直接データをやり取りする第1の連想データメモリーと、第1の連想データメモリーを介して連想メモリーとのデータをやり取りする複数の第2の連想データメモリーとで構成されている。